(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-130216

(43)公開日 平成8年(1996)5月21日

(51) Int.Cl. ⁶		識別記·	号	庁内整理番号	FΙ					技術表示箇所	
H01L	21/3205	i									
	21/28	301	T								
	21/285		С	•							
					H01L 21/88				R		
							27/ 08		321 F		
				審査請求	未請求	請求以	頁の数15	OL	(全 10 頁)	最終頁に続く	
(21)出願番号		特願平6-266786			(71)出願人 000002185 ソニー株式会社						

(22)出願日

平成6年(1994)10月31日

東京都品川区北品川6丁目7番35号

(72)発明者 清田 久晴

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(74)代理人 弁理士 小池 晃 (外2名)


(54) 【発明の名称】 半導体装置およびその製造方法

(57) 【要約】

【目的】 SiOx 層間絶縁膜に対する密着性に優れ、 低抵抗で、しかも極薄のゲート酸化膜の耐圧を良好に維 持し得るゲート電極を備えたMOSトランジスタを提供 する。

【構成】 化学量論組成よりもSi含有量の高いWSi x 膜(ただし、 $x \ge 2$. 8)をパターニングしてなるゲ ート電極4gの表層部に、SALICIDE法でTiS ix 膜8gを形成する。上記WSix 膜は、WF6のジ クロロシラン還元CVD法、あるいはシラン還元CVD 法とフッ素引き抜き処理との組み合わせにより成膜す る。このWSix膜に不純物を導入して、ゲート電極4 Gの仕事関数を制御しても良い。

【効果】 従来のポリサイド膜あるいはポリシリコン/ TiSix積層体よりなるゲート電極に比べ、高速動 作、高集積化に適するゲート電極が低コストで形成でき る。



【特許請求の範囲】

【請求項1】 少なくとも2種類の高融点金属シリサイド膜からなる積層膜がパターニングされてなる配線パターンを有する半導体装置。

【請求項2】 前記積層膜は、化学量論組成よりも高い割合でシリコンを含有する第1の高融点金属シリサイド膜と、該第1の高融点金属シリサイド膜よりも抵抗率の低い第2の高融点金属シリサイド膜とがこの順に積層されてなる請求項1記載の半導体装置。

【請求項3】 前記第1の高融点金属シリサイド膜が一 10般式WS i_x (ただし、 $x \ge 2$. 8)で表されるタングステン・シリサイド膜である請求項2記載の半導体装置。

【請求項4】 前記第2の高融点金属シリサイド膜がチタン・シリサイド膜である請求項2または請求項3に記載の半導体装置。

【請求項5】 前記配線パターンがMOSトランジスタのゲート電極パターンである請求項1ないし請求項4のいずれか1項に記載の半導体装置。

【請求項6】 前記高融点金属シリサイド膜に不純物が 20 含有されることにより前記ゲート電極パターンの仕事関 数が制御されてなる請求項5記載の半導体装置。

【請求項7】 シリコン基板上に化学量論組成よりも高い割合でシリコンを含有する第1の高融点金属シリサイド膜を形成する工程と、

前記第1の高融点金属シリサイド膜をパターニングして 第1の高融点金属シリサイド・パターンを形成する工程 L

少なくとも前記第1の高融点金属シリサイド・パターン を被覆して高融点金属膜を形成する工程と、

熱処理を行って前記高融点金属膜を前記第1の高融点金属シリサイド膜よりも抵抗率の低い第2の高融点金属シリサイド膜に自己整合的に変化させる工程とを有する半導体装置の製造方法。

【請求項8】 前記第1の高融点金属シリサイド膜を形成する工程では、ジクロロシランと六フッ化タングステンとを含む混合ガスを用いて正方晶成長温度にてCVDを行うことによりタングステン・シリサイド膜を形成する請求項7記載の半導体装置の製造方法。

【請求項9】 前記第1の高融点金属シリサイド膜を形 40 成する工程では、該第1の高融点金属シリサイド膜を堆積させる段階と、該第1の高融点金属シリサイド膜中の残留フッ素を引き抜く段階とを少なくとも1回ずつ経る請求項7記載の半導体装置の製造方法。

【請求項10】 前記第1の高融点金属シリサイド膜を 堆積させる段階ではシラン系ガスと六フッ化タングステ ンとを含む混合ガスを用いてタングステン・シリサイド 膜を堆積させ、前記フッ素を引き抜く段階では正方晶成 長温度における加熱、もしくは水素系ガスを用いたプラ ズマ処理の少なくともいずれかを行う請求項9記載の半 50 2

導体装置の製造方法。

【請求項11】 前記第1の高融点金属シリサイド膜を形成する工程では、アモルファス・シリコン膜を成膜する段階と、該アモルファス・シリコン膜上に実質的に化学量論組成を有する該第1の高融点金属シリサイド膜を積層する段階と、該第1の高融点金属シリサイド膜中の残留フッ素を引き抜く段階とを少なくとも1回ずつ経る請求項7記載の半導体装置の製造方法。

【請求項12】 前記第1の高融点金属シリサイド膜を 堆積させる段階ではシラ系ガスと六フッ化タングステン とを含む混合ガスを用いてタングステン・シリサイド膜 を堆積させ、前記フッ素を引き抜く段階ではシラン系ガ ス含有雰囲気中における正方晶成長温度への加熱、もし くはシラン系ガスを用いたプラズマ処理の少なくともい ずれかを行う請求項11記載の半導体装置の製造方法。

【請求項13】 前記第1の高融点金属シリサイド・パターンによりMOSトランジスタのゲート電極を構成する請求項7ないし請求項12のいずれか1項に記載の半導体装置の製造方法。

【請求項14】 前記第1の高融点金属シリサイド膜に 不純物を導入することにより前記ゲート電極の仕事関数 を制御する請求項13記載の半導体装置の製造方法。

【請求項15】 前記第2の高融点金属シリサイド膜としてチタン膜を成膜する請求項7ないし請求項14のいずれか1項に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

30

【産業上の利用分野】本発明は、配線パターンが高融点 金属シリサイド膜により構成される半導体装置に関し、 特に密着性に優れ、低抵抗で、しかも極薄のゲート酸化 膜の耐圧を良好に維持し得るゲート電極を備えた半導体 装置に関する。また、かかる半導体装置を簡便に再現性 良く製造する方法に関する。

[0002]

【0003】かかる背景から、不純物含有ポリシリコン膜に比べてアニール後に1桁以上低いシート抵抗が得ら

れる高融点金属シリサイド膜が注目されるようになってきた。この高融点金属シリサイド膜の代表例としては、 $TiSi_x$ (チタン・シリサイド) 膜とWSi_x (タングステン・シリサイド) 膜がある。

【0004】TiSix 膜は一般に、SALICIDE (サリサイド) 法と呼ばれる自己整合的シリサイド化プロセスで形成される。これは、ゲート電極の側壁面上にサイドウォールを形成した後、基板の全面を薄いTi膜で被覆し、熱処理を行ってSiとTiとの接触部において自己整合的にシリサイド化を進行させるプロセスであいる。上記接触部とは、Si基板上にポリシリコン・ゲート電極を形成するMOSトランジスタの場合、ソース/ドレイン領域とゲート電極の低抵抗化と共に、ソース/ドレイン領域の低抵抗化も図られるわけである。

【0005】一方のWSix 膜は、一般にはn+型ポリシリコン層の上に積層したいわゆるWーポリサイド(タングステン・ポリサイド)膜の形で、サブミクロン(0.7~0.8 μ m)以降の世代のゲート電極材料あるいはメモリ/ロジック系デバイスの多層配線材料とし 20 て広く用いられている。WSix 膜が単独で用いられること殆ど無いのは、以下のような理由による。

【0006】WSix 膜にはまず、SiO2 膜に対する 密着性に乏しいという問題がある。たとえば、WF 6 (六フッ化タングステン) / S i H4 (シラン) 混合 ガス系を用いる、いわゆるシラン還元CVDでこれを成 膜した場合、下地のSiO2膜に対する照射損傷は良好 に抑えられる反面、WSix 膜は極めて剥離し易くな る。これは、シラン還元CVDで成膜されたWSix膜 に通常、1×10²⁰⁻²¹ 原子/cm³ ものオーダーでF 原子が含有されており、SiO2膜のO原子と結合すべ きSi原子の結合手がF原子で消費されているため、あ るいは高温低抵抗化アニール時にフッ素の急激な脱ガス が起こるためであると考えられている。特に、近年のよ うにウェハの大型化に伴って大型のCVD装置が用いら れるようになると、たとえば成膜速度が10倍に上昇す ることで膜中のフッ素濃度は2~3倍にも上昇するた め、この問題は一層顕著となる。

【0007】第二の問題は、WSix 膜の被酸化特性が悪く、膜が脆弱化しやすいことである。WSix のようにWとSiとが共存する系では、Siが先に酸化されて表面に安定なSiO2 膜が形成される可能性があり、外部から充分量のSiが供給される系であれば、このSiO2 膜によりWSix 膜の表面が保護される。しかし、WSix 膜単独では表面の保護を行うに十分な膜厚のSiO2 膜が生成されず、この結果、蒸気圧の高いWOxが生成して膜が脆弱化する原因となる。

[0008]

【発明が解決しようとする課題】しかしながら、かかる 経緯で実用化されてきたTiSix膜、W-ポリサイド 50 4

膜にも、以下のような問題がある。

【0009】まずTiSix膜に関しては、シリサイド 化を進行させるためのアニールに付随する問題が起こ る。そのひとつは、アニール雰囲気に起因するTiNx 形成の有無または多少に応じてTiの拡散限界が変動し たり、あるいは下地のポリシリコン膜からの不純物の吸 い上げが生じて該不純物の深さ方向プロファイルが変化 することである。また、SALICIDEプロセスにお いては、ソース/ドレイン領域上のTiSix膜がゲー ト電極側壁面のサイドウォール上へ延在して形成される と(いわゆる這い上がり現象)リーク電流が増大する原 因となるため、この現象を抑制することも重要である。 しかし、這い上がり現象の抑制と低抵抗化とはトレード ・オフの関係にある。これらの事情ゆえに、TiSix 膜の成膜に関しては最適デバイス性能を得るための理論 解析が難しく、成膜を行うごとに実験的な条件確認を行 うことを余儀無くされている。

【0010】一方のポリサイド膜に関しては、次のような種々の問題がある。

【0011】第一に、Wーポリサイド膜はドライエッチングによる異方性加工が難しい。これは、上層側のWSix膜の主エッチング種がフッ素、下層側のポリシリコン膜の高選択エッチングを行うための主エッチング種が塩素または臭素といったように、両者の最適エッチング条件が大きく異なっており、両層に対して共に異方性加工を達成しようとすると、途中でエッチング条件を切り換えるマルチ・ステップ・プロセスが必要となるからである。しかし、ゲート電極の薄膜化に伴って切り換えタイミングのずれに対するマージンが減少している上、タイミング判定そのものが、LSIの表面段差の増大と共に困難となっている。したがって、ドライエッチング装置に著しく高度な制御性が備わっていない限り、Wーポリサイド膜の加工は困難である。

【0012】第二に、WSix 膜の成膜前には厳密なポリシリコン表面の洗浄を要する。Wーポリサイド膜の成膜工程では、ポリシリコン膜を成膜した後に一旦ウェハを大気開放するが、WSix 膜を良好な密着性をもって積層するためには、この大気開放時に該ポリシリコン膜の表面に成長する自然酸化膜を完全に除去しなければならない。自然酸化膜の除去は通常、希フッ酸水溶液にウェハを浸漬するディップ洗浄により行われているが、ウェハの乾燥時に液滴が付着した部分に自然酸化膜が残る現象(いわゆるウォーター・マーク)が発生し、歩留りを著しく低下させることが問題となっている。この問題を解決するために、クラスター・ツールを用い、ウェハを途中で大気開放せずにポリシリコン膜とWSix 膜との連続成膜を行うことも考えられるが、コスト・メリットが生ずるか否かは未だ不明というのが実情である。

【0013】第三に、WSix膜がポリシリコン膜と積層されることにより、ゲート酸化膜の増速酸化が生ずる

虞れがある。WSix 膜には前述のように、成膜原料ガスであるWF6 に由来するF原子が大量に取り込まれているが、このF原子がゲート酸化膜中へ拡散すると、次式の反応

 $S i O_2 + 2 F \rightarrow S i F_2 + 2 O$

が進行し、F原子の取り込みが継続すると共に、遊離の酸素が放出される。この放出された酸素は、ゲート酸化膜とポリシリコン膜との間の界面に拡散して新たな低級酸化膜を成長させるため、ゲート酸化膜の膜厚を変動させ、その結果としてMOSトランジスタの閾値電圧V_{th}をばらつかせる原因となる。

【0014】この問題への対策として、シラン還元CV Dにおける成膜温度を360℃から450℃程度に上げることにより、WSix 膜中のフッ素濃度を低下させることが試みられているが、気相反応の制御がかえって悪化している。

【0015】また本発明者は、先に第49回応用物理学会学術講演会(1988年秋季年会)講演予稿集p.616,講演番号5a-A-8において、WF6/SiC12H2(ジクロロシラン)混合系によるCVD6650で行うことにより、WSix膜中のフッ素濃度を1/2ないし1/10に低減させ、これをポリサイド・ゲート電極に適用して増速酸化を抑制し、ゲート容量の低下を抑制した事例を報告した。しかし、成膜反応の温度依存性や真空度依存性が高く、再現性や均一性はシラン還元CVDに比べて劣っている。

【0016】第四に、下層側のポリシリコン膜は、低抵抗化にはほとんど寄与しておらず、Wーポリサイド膜の総体的なシート抵抗は100nmの膜厚の場合(WSix膜50nm+ポリシリコン膜50nm)はおおよそ2 30 0 Ω / \square が限度である。したがって、LSIの高さ方向の微細化を図る観点からも不利である。

【0017】第五に、Wーポリサイド膜は2層構造をとるため、前処理、成膜、膜の加工といったあらゆるステップにおいて不可避的に工程数が増大したり、作業制限が発生し工程が複雑化する。このことは、LSIの製造コスト上昇の原因となる。

【0018】このように、Wーポリサイド膜は、シート抵抗やコストをある程度犠牲にしながら用いられてきたものであり、その2層構造に特有の問題点も抱えている。そこで本発明は、MOSトランジスタのゲート電極、あるいは2層目以降の上層配線が低抵抗性、優れた密着性、および高ゲート耐圧を保証し得る膜質をもって形成された半導体装置、およびその低コストで簡便な製造方法を提供することを目的とする。

[0019]

【課題を解決するための手段】本発明の半導体装置は上述の目的を達するために提案されるものであり、少なくとも2種類の高融点金属シリサイド膜からなる積層膜がパターニングされてなる配線パターンを有する。

6

【0020】上記高融点金属シリサイド膜は従来公知のものであって良く、例示すれば $TiSi_X$ (チタン・シリサイド)膜、 $CoSi_X$ (コバルト・シリサイド)膜、 $NiSi_X$ (ニッケル・シリサイド)膜、 $MoSi_X$ (モリブデン・シリサイド)膜、 $TaSi_X$ (タンタル・シリサイド)膜、 WSi_X 膜、 $PtSi_X$ (白金シリサイド)膜等である。

【0021】前記積層膜は、化学量論組成よりも高い割合でシリコンを含有する第1の高融点金属シリサイド膜と、該第1の高融点金属シリサイド膜よりも抵抗率の低い第の高融点金属シリサイド膜とをこの順に積層したものとすることができる。

【0022】この場合の第1の高融点金属シリサイド膜 としては、一般式WSix (ただし、 $x \ge 2$. 8) で表 されるタングステン・シリサイド膜が特に好適である。 この一般式中のxの値に関する規定は、本願出願人が過 去に実験的に見出したデータにもとづいており、厚さ1 0 n m 近傍のゲート酸化膜の耐圧を良好に維持可能な範 囲を示している。ゲート酸化膜の厚さが30nm程度で あった世代までは、従来のシラン還元CVDで成膜され る通常のWSix 膜(x = 2. 6) であってもゲート耐 圧の劣化はそれほど問題とならなかったが、厚さが10 nm付近まで薄膜化されたゲート酸化膜の耐圧は保証す ることができない。すなわち、本発明で用いられるWS ix 膜は、従来の一般的なWSix 膜よりもSiリッチ である。なお、xの値の上限はここでは特に規定される ものではないが、Siリッチになり過ぎるとシート抵抗 が上昇するため、実用範囲には自ずと限度がある。

【0023】前記配線パターンは、たとえばメモリ系デ バイスやロジック系デバイスの2層目以降の上層配線で あってももちろん構わないが、特にMOSトランジスタ のゲート電極パターンとした場合には良好なゲート耐圧 を保証することができる。このとき、前記高融点金属シ リサイド膜に不純物を添加すれば、ゲート電極パターン の仕事関数を制御することもできる。このときの不純物 導入方法としては、気相拡散、固相拡散、イオン注入を 挙げることができる。この不純物導入は、マスクを用い て高融点金属シリサイド膜の所定の領域に選択的に行う こともでき、たとえばレジスト・マスクを介したイオン 注入により、各々異なる種類の不純物、もしくは異なる 濃度の不純物を異なる領域に導入することができる。こ の後、これらの領域の各々においてパターニングを行え ば、仕事関数の異なる複数のゲート電極を同時に形成す ることも可能となる。

【0024】本発明で用いられるような高融点金属シリサイドの仕事関数は、もともとSiのバンド・ギャップ付近に位置している。したがって、かかる材料を用いてMOSトランジスタのゲート電極を形成すれば、チャネル領域にそれほど大量の不純物を導入しなくても、トランジスタの閾値電圧 V_{th} を適当な値(約0.6V)に調

整することができる。ポリシリコン膜、ポリシリコン/ $TiSi_x$ 積層膜あるいはW-ポリサイド膜のように、Si 基板に接触する膜がポリシリコン膜であるようなゲート電極を用いた従来のMOSトランジスタでは、閾値電圧 V_{th} を約0. 6Vとするためにチャネル不純物濃度を $10^{17}/cm^3$ のオーダー以上に高めることが必要であった。しかし、 $WSi_x/TiSi_x$ 積層膜のようにSi 基板に接触する膜が WSi_x 膜であるようなゲート電極を用いた本発明のMOSトランジスタでは、チャネル不純物濃度は $10^{16}/cm^3$ のオーダー以下で十分である。このとき、電子の移動度 μ_n は不純物による散乱が少なくなる分増大し、室温で約2 倍となることが知られている。したがって、本発明によれば、MOSトランジスタの電流駆動能力(電子の移動度 μ_n に比例)を約2 倍に向上させることができる。

【0025】このゲート電極に不純物を導入してその仕 事関数をさらに制御する考え方は、たとえば相補型トラ ンジスタ(CMOS)の製造において極めて有効であ る。従来のCMOSでは多くの場合、nMOSのゲート 電極にもp型のゲート電極にも共にn+型ポリシリコン 20 膜が用いられてきた。ただし、nMOSとpMOSとの 間には仕事関数差が存在し、この差に起因して閾値電圧 Vthが非対称となっているため、pMOSのチャネル領 域に浅くホウ素 (B) のイオン注入を行って両タイプの トランジスタの閾値電圧 V thをほぼ等しく1 V以下とし ていた。しかし、閾値調整用のイオン注入により基板表 面の不純物濃度を上昇させると、表面付近のキャリアの 移動度が低下するのでLSI動作の高速化には不利であ り、将来的にはチャネル不純物濃度を低下させることが 必須と考えられてきた。これに対し、閾値電圧Vthをゲ 30 ート電極の仕事関数を通じて制御すれば、チャネル不純 物濃度を上げずにnMOSとpMOSとの間で閾値電圧 Vulを対称化することができ、トランジスタの入出力特 性を対称化することができる。したがって、CMOSイ ンバータとして基本ゲートを構成した場合の信号伝達特 性の対称性を改善することができる。

【0026】本発明の第2の高融点金属シリサイド膜としては、典型的にはTiSi $_X$ を成膜することができる。

【0027】一方、本発明の半導体装置の製造方法は、 40シリコン基板上に化学量論組成よりも高い割合でシリコンを含有する第1の高融点金属シリサイド膜を形成する工程と、前記第1の高融点金属シリサイド膜をパターニングして第1の高融点金属シリサイド・パターンを形成する工程と、少なくとも前記第1の高融点金属シリサイド・パターンを被覆して高融点金属膜を形成する工程と、熱処理を行って前記高融点金属膜を形成する工程と、熱処理を行って前記高融点金属膜を前記第1の高融点金属シリサイド膜よりも抵抗率の低い第2の高融点金属シリサイド膜の形成工程 50 ものである。第2の高融点金属シリサイド膜の形成工程 50

8

は、いわゆるSALICIDE法の応用である。

【0028】ここで、前記第1の高融点金属シリサイド膜の形成方法としては、次の3通りが考えられる。すなわち、(a) ジクロロシランと六フッ化タングステンとを含む混合ガスを用いて正方晶成長温度にてCVDを行う方法、(b) シラン系ガスと六フッ化タングステンとを含む混合ガスを用いてCVDを行うことにより該高融点金属シリサイド膜を成膜する段階と、膜中の残留フッ素を引き抜く段階とを少なくとも1回ずつ経る方法、および(c) アモルファス・シリコン膜を成膜する段階と、該アモルファス・シリコン膜上に実質的に化学量論組成を有する高融点金属シリサイド膜を積層する段階と、膜中の残留フッ素を引き抜く段階とを少なくとも1回ずつ経る方法である。

【0029】上述(b)の方法における残留フッ素の引き抜きは、正方晶成長温度における加熱、または水素系ガスを用いたプラズマ処理の少なくともいずれかにより行うことができる。また、上述(c)の方法における残留フッ素の引き抜きは、シラン系ガス含有雰囲気中における正方晶成長温度への加熱またはシラン系ガスを用いたプラズマ処理の少なくともいずれかにより行うことができる。これらの残留フッ素の引き抜きは、第1の高融点金属シリサイド膜の予定の膜厚分の全てを成膜し終わった後に1回だけ行っても良いが、数レイヤーずつ成膜するごとに残留フッ素引き抜きシーケンスを挿入して引き抜き効果を高めることもできる。

【0030】本発明では、前記高融点金属シリサイド・パターンをもって、MOSトランジスタのゲート電極を構成することができる。この高融点金属シリサイド膜には不純物を導入することによりゲート電極の仕事関数を制御しても良い。

[0031]

【作用】本発明の半導体装置においては、配線パターン が多層膜構成をとるものの、従来の高融点金属ポリサイ ド配線とは異なり高融点金属シリサイド膜のみを含む積 層膜から構成されるため、従来に比べて一層の低抵抗化 が図られる。特に、下層側に化学量論組成よりも高い割 合でシリコンを含有する第1の高融点金属シリサイド 膜、上層側にこれより抵抗率の低い第2の高融点金属シ リサイド膜を配すると、下地のSiOx膜に対する優れ た密着性と配線パターンの低抵抗化とを同時に達成する ことができる。特に、下層側に一般式WSix(ただ し、x≥2.8)で表されるタングステン・シリサイド 膜を用いた場合には、この膜がSiOx膜中のO原子と 強く結合し得るSi原子を多く持つために優れた密着性 が発揮される。また、上層側にTiSixを用いた場合 には配線パターンが顕著に低抵抗化される。このとき、 下層側のWSix膜である程度の低抵抗化が達成されて いるため、製造プロセスにおいてこのTiSix膜の形 成のために過度に長時間のシリサイド化アニールを行う

必要がない。したがって、MOSトランジスタにおける TiSix膜の這い上がりの問題も回避され、リーク電 流を低減させることができる。

【0032】上記第1の高融点金属シリサイド膜は、そ の仕事関数がSiのバンド・ギャップに近いことから、 MOSトランジスタのゲート電極とされた場合に、チャ ネル不純物濃度の低い、したがってキャリア移動度が高 く、電流駆動能力に優れたMOSトランジスタを構成で きるといったメリットを有する。

【0033】この第1の高融点金属シリサイド膜を不純 10 物導入後にパターニングすれば、仕事関数の制御された ゲート電極を形成することができる。このことは、たと えばCMOSトランジスタにおける閾値電圧VnをNM OS-PMOS間で対称化して信号伝達特性を改善する ことにつながる。かかる半導体装置は、SALICID E法を適用することにより、従来の高融点金属ポリサイ ド膜の成膜時のような複雑なプロセスを経ることなく、 簡便かつ経済的に製造することができる。

【0034】ここで、前記第1の高融点金属シリサイド 膜としてWSix 膜をジクロロシラン還元CVDにより 20 正方晶成長温度にて成膜した場合には、シラン還元CV Dで成膜されたWSix 膜よりもF原子の取り込み量を 3 桁も低減できる(1×10¹⁷原子/cm³)ため、S i原子の有効な結合手がF原子に消費される割合を減 じ、SiOx 膜に対する密着性を向上させることができ る。一方、通常のシラン還元CVD、あるいはアモルフ ァス・シリコン膜上において通常のシラン還元CVDを 行ってWSix膜を成膜した場合には、成膜後に所定雰 囲気下における正方晶成長温度への加熱あるいはプラズ マ処理を行って残留フッ素を引き抜けば、同様の効果を 30 得ることができる。これらの第1の高融点金属シリサイ ド・パターンによりMOSトランジスタのゲート電極を 構成すれば、フッ素含有量の低減によりゲート酸化膜の・ 増速酸化を抑制し、ゲート耐圧を向上させることができ*

> C 12 流量 72 . SCCM O2 流量 8 SCCM

ガス圧 0.4 Pa

マイクロ波パワー 8 5 0 RFバイアス・パワー 4 0

基板温度

このドライエッチングは、ゲート酸化膜3が露出した時 点で終了した。これにより、図2に示されるように、異 方性形状を有する線幅約0.2μmのゲート電極4Gを 形成した。

【0042】次に、上記ウェハの全面にAs+をイオン 注入することにより、Si基板1の表層部のうちゲート 電極4Gにマスクされなかった領域に、自己整合的にn - 型のLDD領域を形成した。続いて通常のSiO2膜 の全面堆積およびエッチバックにより、上記ゲート電極 4 G の側壁面にサイドウォール 5 を形成した。このエッ 50 10

*る。

[0035]

【実施例】以下、本発明の具体的な実施例について説明

【0036】実施例1

本実施例は、ジクロロシラン還元CVDによるWSix 膜と、SALICIDE法によりその表面に自己整合的 に形成されたTiSix 膜の2層からなる配線パターン を、NMOSトランジスタのゲート電極として形成した 例である。このプロセスを、図1ないし図5を参照しな がら説明する。

【0037】まず、図1に示されるように、p型のSi 基板1 (p-Sub) にLOCOS法により素子分離領 域2を形成し、この素子分離領域2に囲まれる素子形成 領域の表面を熱酸化して厚さ11nmのゲート酸化膜3 を形成した。

【0038】このウェハをLPCVD装置に搬入し、一 例として下記の条件でLPCVDを行い、WSix 膜4 を約100nmの厚さに成膜した。

[0039]

WF6 流量 1. 6 SCCM SiCl₂H₂流量 120 SCCM Ar流量 100 SCCM ガス圧 4 0 Ра 680 基板温度 \mathcal{C} 成膜時間 80 秒

このWSix 膜4のSi組成比xは2.8であり、下地 のゲート酸化膜3に対して良好な密着性を示した。

【0040】次に、上記WSix 膜4上に図示されない レジスト・マスクを形成した後、このウェハを有磁場マ イクロ波プラズマ・エッチング装置にセットし、一例と して下記の条件で該WSix 膜4をドライエッチングし た。

[0041]

W (2. 45 GHz) W (13. 56 MHz)

> チバックは、Si基板1が露出するまで行った。この 後、熱酸化を行って、Si露出面に図示されないチャネ リング防止用の薄いSiOx 膜を形成し、この薄いSi O_X 膜を通じて A_S ⁺ をイオン注入することにより、先 のLDD領域に一部重なるn+型のソース/ドレイン領 域6を形成した。これら2回のイオン注入により導入さ れた不純物は、通常のアニールにより活性化させた。

> 【0043】さらに、このウェハをDCスパッタリング 装置にセットし、一例として下記の条件で全面にTi膜 7を約27nmの厚さに堆積させた。

[0044]

100 SCCM Ar流量 0.47 Ра ガス圧 DCパワー k W 4 300 ℃ 基板温度 成膜時間 20 秒

次に、このウェハに対してAr雰囲気中、約650℃に てランプ・アニールを行うことにより自己整合的なシリ サイド化反応を進行させ、図3に示されるように、上記 ソース/ドレイン領域6およびゲート電極46の表層部 10 にそれぞれ膜厚約70nmのTiSix膜8sD, 8gを 形成した。

【0045】次に、上記のウェハをたとえばアンモニア と過酸化水素水の混合溶液に浸漬し、図4に示されるよ うに未反応のTi膜7を除去した。さらに、この状態で 約850℃にて再びランプ・アニールを行い、TiSi x 膜8SD, 8Gを十分に低抵抗化させた。本実施例で は、このようにランプ・アニールを2段階に分けて行う ことにより、サイドウォール5や素子分離領域2上への TiSix膜8spの這い上がりが防止されている。

【0046】次に、図5に示されるように、基体の全面 にたとえばSiOx 層間絶縁膜9を堆積させ、これをパ ターニングして上記TiSix 膜8sD、あるいは図示さ れない領域において上記ゲート電極46にも臨むコンタ クト・ホール11を開口した。さらに、一例としてTi 系バリヤメタルとAI-1%Si膜の積層膜からなる配*

$$\tau = \tau_G + \tau_i + \tau_L$$

$$= \tau_G + \tau_L$$

ここで、 τ_G はゲート抵抗 R_G とゲート容量 C_G の積、 τιはトランジスタのオン抵抗Ronと負荷容量Cιの積 でそれぞれ近似することができる。ゲート抵抗RGは、 シート抵抗RSに比例する量である。また、オン抵抗R ONはチャネル抵抗RCHと寄生抵抗RPARAの和であるが、 微細化によりデバイス特性を向上させようとしている時 はRCH≫RPARAなので、RPARAは無視できる。ただし、 近年の高度に微細化されたメモリ素子においては、セル ・レイアウトの変化に伴い長く引き回されたソース/ド※

$$\tau_{G} = \{R_{S} \times C_{G} = \{R_{S} \times (W/L)\} \times C_{G}$$

(ただし、Wはゲート幅、Lはゲート長)

$$\tau_L = R_{0N} \times C_L$$

= $(R_{CH} + R_{PARA}) \times C_L$
 $= R_{CH} \times C_L$

よって、

$$\tau = \{R_S \times (W/L)\} \times C_G + (R_{CH} \times C_L) \qquad \cdots \qquad (iv)$$

である。

【0053】ここで、従来のポリシリコン/TiSiχ ゲートを本実施例のWSix/TiSixゲートに変更 した場合を考えると、シート抵抗 R_s は 75Ω / \square から50 倍になる。これは、式(iv)のチャネル抵抗 R_{CH} の値が1

12

*線膜を基体の全面に被着形成し、これをパターニングし て上層配線11を形成し、MOSトランジスタを完成し た。

【0047】次に、上述のようにして完成されたNMO Sトランジスタの動作速度が、従来のポリシリコン/T iSix 積層体からなるゲート電極を用いた従来のNM OSトランジスタに比べてどの程度上昇するかを検討し た。従来のMOSトランジスタの構成は図6に示される とおりであり、ゲート電極146がn+型ポリシリコン 膜のパターニングにより作製されている他は、本実施例 のNMOSトランジスタと同じである。

【0048】まず、膜厚100nmのポリシリコン膜と WSix 膜のシート抵抗Rs を比較すると、約75Ω/ □および7.5Ω/□である。因みに、膜厚70nmの $TiSi_{x}$ 膜のシート抵抗は約1. $1\Omega/\Box$ であり、従 来例と本実施例で共通である。

【0049】次に、信号遅延時間でを試算する。信号遅 延時間 τ は、ゲートに入力信号が入ってからゲート電位 が立ち上がるまでの時間 τ G と、トランジスタがオンと なるための真性の時間 τ_i と、トランジスタのオン電流 により負荷容量 C_L が充電されるまでの時間 τ_L の和で 表される。ただし、通常は $\tau_1 \ll \tau_G$ 、 τ_L なので、 τ iは無視できる。以上のことを表すと、式(i)とな

[0050]

· · · (i)

※レイン領域のシート抵抗が無視できないレベルに達して 30 いることもある。このような場合には、ソース/ドレイ ン領域のシート抵抗に比例する量(セル・イアウトに依 存する)を上記のチャネル抵抗RCHに加算して考える必 要がある。

【0051】以上のことを表すと、式(ii), (iii) とな

[0052]

· · · (i i i)

· · · (i i)

7. $5\Omega/\Box$ に変化することになり、式(iv)の R_S は1 /10となる。また、本明細書の「課題を解決するため の手段」の欄で論じたように、電流駆動能力は最大で2

[0056]

13

/2になることを意味している。したがって、信号遅延時間 τ も全体として1/2以下となる。つまり、本実施例で完成されたCMOSトランジスタは、従来のトランジスタに比べて少なく見積もっても2倍の動作速度を達成できることがわかった。

【0054】実施例2

本実施例では、上記WSix 膜4の成膜方法を変更し、*

 WF6 流量
 5 SCCM

 SiH4 流量
 1000 SCCM

 Ar流量
 200 SCCM

 ガス圧
 26.6 Pa (200 mTorr)

基板温度 360 ℃ 成膜時間 110 秒

このWSix 膜4のSi組成比xは2.8であった。ただし、この膜はフッ素を大量に吸蔵しているため、N2雰囲気下、600℃、30分間の条件でアニールを行った。このアニールを行うことにより、最終的に完成されたNMOSトランジスタにおいてTZDB(初期不良絶縁破壊)特性でみた場合のゲート耐圧が大幅に向上した。

【0057】なお、上記アニールは H_2 雰囲気下で行っても良い。あるいはアニールに替えて、 H_2 等の水素系ガスを含む雰囲気下でプラズマ処理を行っても良い。これらアニールやプラズマ処理は、成膜プロセスの途中で随時行っても良く、WSix膜4をたとえば10nm形成するごとにアニールまたはプラズマ処理を行うようなシーケンスを所望のWSix 膜厚が達成されるまで繰り返しても良い。

【0058】実施例3

本実施例では、実施例1のNMOSトランジスタがCM 30 OSトランジスタの一部である場合を想定し、該NMO Sトランジスタと図示されないPMOSトランジスタの 各ゲート電極の仕事関数を、イオン注入により変化させた。

【0059】すなわち、図1に示されるようにWS i_X 膜 4 を成膜した後、図示されないPMOSトランジスタ の形成領域をレジスト・マスクで被覆し、露出部分にヒ素 (A_S +) のイオン注入を行って該WS i_X 膜 4 の導電型をn+型とした。このときのイオン注入条件は、たとえばイオン加速エネルギー20 k eV, ドース量10 40 16/c m^2 のオーダーとした。

【0060】次に、NMOSトランジスタの形成領域をレジスト・マスクで被覆し、WSix 膜4の露出部分にホウ素(B+)のイオン注入を行ってその導電型をp+型とした。このときのイオン注入条件は、たとえばイオン加速エネルギー15keV、ドース量 $10^{16}/cm^2$ のオーダーとした。

*シラン還元CVDによりWSi $_x$ 膜を成膜した後、フッ素の脱ガス処理として正方晶成長温度でのアニールを行った。

14

【0055】まず、一例として下記の条件でLPCVDを行い、WS i $_{x}$ 膜 4 を約 100 n m の厚さに成膜した。

**【0061】この後、ゲート電極4g、サイドウォール5、ソース/ドレイン領域6、TiSix 膜8sb,8g、SiO2層間絶縁膜9、コンタクト・ホール10、上層配線11の形成を実施例1と同様に行い、CMOSトランジスタを完成した。

【0062】本実施例で形成されたCMOSトランジスタは、nMOSトランジスタとpMOSトランジスタの各ゲート電極の仕事関数がイオン注入により相異されている。したがって、その製造プロセスにおいては、チャネル領域にイオン注入を施す必要がなく、双方のトランジスタを対称性良く形成することができる。これにより、動作の高速化とコスト削減が実現される。

【0064】実施例4

本実施例では、上記WSi $_x$ 膜4の成膜方法を変更し、まず薄いアモルファス・シリコン(a-Si)膜を成膜した後にシラン還元CVDによりWSi $_x$ 膜を成膜し、さらにフッ素の脱ガス処理としてシラン雰囲気中におけるプラズマ処理を行った。

【0065】まず、一例として下記の条件でLPCVDを行い、a-Si膜を約10nmの厚さに成膜した。

[0066]

 SiH4流量
 400 SCCM

 He流量
 100 SCCM

 ガス圧
 266 Pa (2 Torr)

 基板温度
 550 ℃

 成膜時間
 150 秒

次に、一例として下記の条件でLPCVDを行い、ほぼ 化学量論組成を有するWS i_x 膜を約100nmの厚さ に成膜した。

* [0067]

 WF6 流量
 10 SCCM

 SiH4 流量
 1000 SCCM

 Ar流量
 400 SCCM

26.6 Pa (200 mTorr)

ガス圧 2 6.6 P 基板温度 3 6 0 ℃ 成膜時間 1 0 0 秒

このWS i_x 膜の成膜は、その初期段階においてWF $_6$ ガスが下地の $_a$ $_B$ $_i$ 膜の表面で還元ながら進行するため、最終的には化学量論組成よりもS $_i$ 含有率の高いWS $_i$ 膜が成膜された。

【0068】次に、 SiH_4 雰囲気中、250 ℃、2 分間のプラズマ処理を行った。このプラズマ処理により、 WSi_x 膜中の残留フッ素が減少した。この結果、最終的に完成されたNMOS トランジスタにおいて、TZD B特性でみた場合のゲート耐圧が大幅に向上した。

【0069】なお、上記プラズマ処理はSi₂H₆(ジシラン)等のポリシランを含む雰囲気中で行っても良い。あるいは、プラズマ処理に替えてシランもしくはポリシラン雰囲気下におけるアニールを行っても良い。さらに、これらプラズマ処理やアニールは成膜プロセスの途中で随時行っても良い。

【0070】以上、本発明を4例の実施例にもとづいて 説明したが、本発明はこれらの実施例に何ら限定される 20 ものではない。

【0071】たとえば、上述の実施例では第1の高融点金属シリサイド膜として WSi_X 膜、第2の高融点金属シリサイド膜として $TiSi_X$ 膜のみを例示したが、この他の公知の高融点金属シリサイド膜を適用しても、同様の効果が期待できる。また、上述の実施例ではNMOSトランジスタに適用したプロセスのみを示したが、基板やソース/ドレイン領域の導電型を逆にすれば、PMOSトランジスタにももちろん適用できる。この他、デザイン・ルール、基板構成の細部、イオン注入条件、ス 30 パッタリング条件、CVD条件についても適宜変更が可能である。

[0072]

【発明の効果】以上の説明からも明らかなように、本発明によれば密着性の不足、ゲート耐圧の劣化、シート抵抗の高さといった問題点が解消されることにより、従来は困難であった高融点金属シリサイド膜のみによるゲート電極の形成が可能となる。したがって、従来のポリサイド膜あるいはポリシリコン/TiSix積層体からな

るゲート電極に比べて高速動作、高集積化に適するゲート電極を形成することができ、MOSトランジスタの性能を大幅に向上させることができる。また、ポリサイド膜に比べて成膜・加工工程が簡略化されるため、製造コストの上昇を抑制することができる。

16

【図面の簡単な説明】

【図1】本発明をNMOSトランジスタの製造に適用したプロセス例において、Si基板上に素子分離領域、ゲート酸化膜、および化学量論組成よりシリコン含有量の高いWSix膜を形成した状態を示す模式的断面図である。

【図2】図1のWS i_x 膜をパターニングしてゲート電極を形成し、さらにサイドウォールとソース/ドレイン領域を形成した後、基体の全面にT i 膜を成膜した状態を示す模式的断面図である。

【図3】図2の基体をアニールすることにより、ゲート電極とソース/ドレイン領域の表層部に $TiSi_X$ 膜を形成した状態を示す模式的断面図である。

【図4】図3の未反応のTi膜を除去した状態を示す模式的断面図である。


【図5】図4の基体上で SiO_X 層間絶縁膜、コンタクトホール、上層配線を形成し、NMOSトランジスタを完成させた状態を示す模式的断面図である。

【図6】従来のポリシリコン/TiSix 積層体からなるゲート電極を有するNMOSトランジスタの構成例を示す模式的断面図である。


【符号の説明】

- 1 S i 基板
- 3 ゲート酸化膜 (SiO₂)
- 4 WSix膜
- 4g ゲート電極 (WSix)
- 5 サイドウォール
- 6 ソース/ドレイン領域
- 7 Ti膜
- 8₆ (ゲート電極上の) TiSix 膜
- 8 SD (ソース/ドレイン領域上の) TiSix 膜


【図1】



【図2】



【図3】





【図5】



【図4】

【図6】





フロントページの続き

(51) Int. Cl. 6

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 1 L 21/8238 27/092 29/78

H01L 29/78 301 G